E6216

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-138773

(43)Date of publication of application: 28.05.1990

(51)Int.CI.

H01L 29/784

(21)Application number: 01-034404

(71)Applicant:

TOSHIBA CORP

(22)Date of filing:

14.02.1989

(72)Inventor:

NAKAGAWA AKIO

YAMAGUCHI YOSHIHIRO

(30)Priority

Priority number: 63127403

Priority date: 25.05.1988

Priority country: JP


(54) MOSFET

(57)Abstract:

PURPOSE: To detect a drain current by a method wherein a voltage detecting terminal layer of a second conductivity type is provided inside a base layer independent of a source layer, and a voltage detecting electrode is provided the

voltage detecting terminal layer.

CONSTITUTION: A p-type base layer 2 is selectively formed on the surface of a high resistive semiconductor layer 1, and an n+type source layer 3 is formed on the surface of the p-type base layer 2. An n-type buffer layer 6 is formed on the surface of the high resistive semiconductor layer 1 separate from the p-type base layer 2 by a specified distance, and an n+drain layer 8 is formed thereon. A gate electrode 10 is formed on the p-type based layer 2 through the intermediary of a gate insulating film 9. And, an n+type voltage detecting terminal layer 14 is provided inside the p-type base layer 2 independently of the n+source layer 3, and a voltage detecting electrode 15 is brought into contact with the terminal layer 14. By this setup, a drain current can be detected.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of

rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

		-

9日本国特許庁(JP)

印特許出願公開

⑫ 公 開 特 許 公 報 (A) 平2-138773

®Int. Cl. 5

識別記号

庁内整理番号

④公開 平成2年(1990)5月28日

H 01 L 29/784

8422-5F

H 01 L 29/78

301 D T

8422-5F

3 2 1

審査請求 未請求 請求項の数 13 (全15頁)

劉発明の名称 MOSFET

②特 願 平1-34404

②出 頤 平1(1989)2月14日

②発明者中川明夫神奈川県川崎市幸区小向東芝町1番地株式会社東芝総合

研究所内

@発明者 山口 好広

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝総合

研究所内

⑪出 願 人 株式会社 東芝

神奈川県川崎市幸区堀川町72番地

四代 理 人 弁理士 鈴江 武彦 外2名

배 抑 된

1. 危明の名称

MOSFET 2. 特許請求の範囲

(1) 高低抗半導体圏の表面に選択的に形成された第1 導出型ペース層、その表面に選択的に形成された第2 導出型ソース層を有し、前記ペース層から所定距離離れて前記高低抗半導体圏を介して第2 導形しての影響がある。 の間に後出端子脳を有し、この間に後出端子脳を有し、この間に後出端子脳を有し、この間に後出端子脳を有し、この間に後出端子脳を有し、この間に後出端子脳を有し、この間に後出端子脳を有し、この間に後出端子脳を有し、この間に後出端子

(2) 高低抗半導体層の表面に選択的に第1専 電型ベース層が形成され、その表面に第2専電型 ソース層が選択的に形成され、前記ペース層から 所定距離離れて前記高低抗半導体層表面に高低抗 ドリフト層を持つ第2導電型ドレイン層が形成さ

れ、前記ペース脳から高抵抗ドリフト層上にまた がってゲート絶報膜を介してゲート電極が形成さ れたMOSFETにおいて、前記ペース層内に前 記ソース層とは独立した却2専電型の電圧検出場 子脳を有し、この電圧検出端子層に電圧検出電極 が設けられていることを特徴とするMOSFET。 高抵抗半導体圏の表面に選択的に形成さ れた第1項電型ペース層。その表面に選択的に形 成された第2専化型ソース層を有し、前記第1線 世型ベース層に所定距離離れて前記高抵抗半導体 超表面に形成された高抵抗ドリフト層をもっ気2 砂電型ペース層。 その 数面に 選択的に形成された 第1時後期ドレイン脳を有し、前記第1時地震ペ ース層から高抵抗ドリフト脳上にまたがってゲー ト絶録膜を介してゲート電極が形成された微型の 終電炎調道MOSFETにおいて、前記第1導電 型ベース層内に前記ソース層とは独立した第2場 電型の電圧検出端子層を有し、この電圧検出端子 脳に選圧検出電極が設けられていることを特徴と する導形受料型MOSFET。

特開平2-138773(2)

(4) 第1項電型ドレイン協上に高抵抗の第2 の電型ペース協を有し、この第2項電型ベース協 の数面に選択的に第1項電型ペース層が形成され、 この第1項電型ペース局表面に選択的に第2項電 型ソース層が形成され、この第2導電型ソース層 と前記第2項電型ペース 格問の第1項電型ペース 格上にゲート能量限を介してゲート電極が形成された れた疑型の過程を介してゲート電極が形成された れた疑型の過程を介してゲート電極が形成された れた疑型の過程を介してガート電極が形成された れた疑型の過程を介してガートで極が形成された れた類型の過程を介して対していることを特徴とする選出変料型MOSFET。

(5) 第1専地型ドレイン熔上に高低抗の第2 専地型ベース層を有し、この第2専地型ベース層 の表面に選択的に第1専地型ベース層が形成され、 この第1専地型ベース層表面に選択的に第2専地 型ソース層が形成され、この第2時地型ソース層 と前記第2専地型ベース層間の第1専地型ベース 層上にゲート絶縁膜を介してゲート地極が形成された報型の専地変類型MOSFETにおいて、前

出 花板が 設けられ、 第 2 専 花型ドレイン層と可記ドレイン 花感間にドレイ ン 花極 側 が 第 2 専 光型層となる p n 接合ダイオードを内蔵する。

ことを特徴とするMOSFET。

(7) 高抵抗半導体局表面に選択的に形成された第1場電型ペース層。その表面に選択的に形成された第2時電型ソース層。前記ペース層から所定距離離れて前記高抵抗半導体層表面または裏面に形成されたドレイン層。および前記ペース層上にゲート格段機を介して形成されたゲート電極を有する主MOSFETと。

主MOSFETとは少なくともドレイン層か分離されて形成され、ソース、ドレインおよびゲート地極がそれぞれ主MOSFETのソース、ドレインおよびゲート地極と共通接続された過地流検出用MOSFETとを窺え、

回記追出記検出用 M O S F E T は、同記ソース 電極が第 1 専電型ペース層に接続され、第 2 専電型ソース層に同記ソース管権とは独立した電圧検 出電極が設けられ、第 2 専電型ドレイン層と所定 記到 2 専地駅ベース超表面に前記第 1 専地駅ベース超とは独立した第 1 専地型の電圧検出端子脳を育し、この地匹検出端子層に地圧検出地區が設けられていることを特徴とする専地変制型MOSFET。

主MOSFETとは少なくともドレイン脳が分離されて形成され、ソース、ドレインおよびゲート電極がそれぞれ主MOSFETのソース、ドレインおよびゲート電極と共通接続された過電流検出川MOSFETとを解え、

前記追述流校出川MOSFETは、前記ソース 地域が第1時常型ペース層に接続され、第2時常 型ソース層に前記ソース形域とは独立した地圧検

犯解離れて第2項電型パッファ脳が設けられ、前記第2項電型ドレイン脳と第2項電型パッファ脳間を接続する配線を有し、かつ前記第2項電型ドレイン脳または第2導電型パッファ脳の前記配線と接する部分に第1導電型圏を介在させて構成されたpn接合ダイオードを内蔵する。

ことを特徴とするMOSFET。

(8) 前記主MOSFETおよび追電流検出用MOSFETのドレイン屋に接して高抵抗の第2時間型ドリフト階を有することを特徴とする請求項6または7に記載のMOSFET。

(9) 前記主MOSFETが第2専型型パッファ層で囲まれた第1専型型ドレイン路を育する場で変型型MOSFETであることを特徴とする結束項」記載6、7または8のいずれかに記載のMOSFET。

(10) 高抵抗半導体層の表面に選択的に形成された第1 房電型ベース層、その表面に選択的に形成された第2 専電型ソース層を行し、前記ペース層から所定距離離れて前記高抵抗半導体層の表面

特開平2-138773 (3)

または裏面に形成されたドレイン脳を育し、前記ペース層上にゲート絶縁腹を介してゲート地極が形成されたMOSFETにおいて、前記第1時地間ペース層と独立にこれに関接して第1時地位被協を育し、この拡散層表面に第2時地型の地距後出端子層が形成され、この地圧検出端子層に地区検出が扱けられ、かつ前記地圧検出端子層とソース層間に挟まれた領域表面にゲート地線原を介して前記ゲート地域を延んさせていることを特徴とするMOSFET。

(11) 高抵抗半導体層の表面に選択的に形成された第1導電型ペース層、その表面に選択的に形成された第2導電型ソース層を有し、前記ペース層から所定距離離れて前記高抵抗半導体層の表面または裏面に形成されたドレイン層を有し、前記が1場でが成されたMOSFETにおいて、前記第1導電型ペース層内に前記ソース層とは独立に第2導電型の電圧検出電子層を有し、この電圧検出電子層を同じ、かつ一次常圧検出電子層を向し、この電圧検出電子層に一次常圧検出電子層を向し、この電圧検出電子層を向し、この電圧検出電子層に一次常圧検出電極が設けられ、かつ一次常圧検

ってゲート絶線膜を介してゲート電域が形成されたMOSFETにおいて、前記第1時飛製ペース脳と高低抗ドリフト脳の間に第2時後型の高低抗脳のよる短圧検出端子脳が設けられ、この電圧検出端子脳と前記第1時電型ペース層に挟まれた頻繁を面にゲート絶撃膜を介して前記ゲート電極を延在させたことを特徴とするMOSFET。
3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、過電流輸出機能を備えた MOSFETに関する。

(従來の技術)

従来より、集積回路の出力数にMOSFETを加いる場合、その電流を検出して業子を過電流から保護する保護回路が換積回路内に内蔵される。出力及MOSFETの電流を検出する手及として、ソース電極の一部を分割して電波検出端子とする方法が知られている。その具体的構成は次の通り

山地橋が絶縁限上に形成された多結晶シリコン酸を用いて構成されたpn接合ダイオードを介して二次地圧検出地機に接続されていることを特徴とするMOSFET。

(12) 高抵抗半導水路の裏面に選択的に形成さ れた第1県電製ペース層。その表面に選択的に形 成された第2専代型ソース版を有し、前にペース 脳から所定距離離れて前記高抵抗半導体脳の表面 または異面に形成されたドレイン層を有し、前記 ベース脳上にゲート絶縁膜を介してゲート電極が 形成されたMOSFETにおいて、耐記第2専電 型ソース励とゲート電極に挟まれた領域の第1項 電型ベース層の高抵抗層部の表面に電圧検出電極 が设けられていることを特徴とするMOSFET。 (13) 高抵抗半導体層の表面に選択的に第1等 ボサベース 脳が形成され、その炎面に選択的に第 2 遊戏型ソース層が形成され、前記ペース層から 所定距離離れて前記高抵抗半導体層表面に高抵抗 ドリフト階を持つ第2導電型ドレイン層が形成さ れ、前記ペース層から高低抗ドリフト層にまたが

ところが特に導電変割提MOSFETの場合、 p型ベース脳を最状に分割すると、ラッチアップ 耐量が低下してターンオフできる電流値が低下す るので、p型ベース層は連続的に形成し、その中 に連続的にソース脳を形成することが望ましい。 この構造においては、単にソース電域を分割して

特開平2-138773(4)

後出電極とする前述の方式は使えない。後出電極の光位がソース電極と独立にはならないからである。

(発明が解決しようとする課題)

以上のように従来の出力及MOSFETにおける、ソース電極を分割して電放検出電極とする 過電波検出方式は、連続するp型ペース層をもつ 後子には適用できない、という問題があった。

本発明は、この様な問題を解決し、連続したり型ベース層を持つ場合にも簡単な構造でドレイン 電流を検出することを可能とした過程減検出手段 をもつMOSFETを提供することを特徴とする。

(母頭を解決するための手段)

本発明は、第1に、第1専地製ベース層表面に第2専電型ソース層をもつMOSFETにおいて、第2専地型ベース層内に第2専地型ソース層とは独立した第2専地型の低圧設出席子層を設け、ここに電圧設出電極を設けたことを特徴とする。

ス例にpn接合ダイオードを内蔵することにより、 その降組地圧を利用し地圧校出を行なうことがで

第2に、第1時電型ペース層表面に第2時電型

以上がげた本苑明のMOSFET或いは導電変 調型MOSFETは、構塑、模型を問わない。

(作用)

àЗ.

[発明の構成]

第1専電型ベース層内に第2専電型ソース層とは別に第2専電型の電圧検出端子層を設け、ここにの電圧検出電子圏を設け、ここにの電圧検出であると、MOSFETがオンしたとき、ソース電極が接地されが1専電はチャース層が接地されていても選圧に適回して上昇を破けます。 一ス層が接地されていても選圧検出端子層はチャースルを介してドレイン電圧に適回して上昇をはます。 一大ルを介しても選上に適回して上昇を検出する。 従って電圧検出電により、ドレイン電圧を検出する。 はできる。電圧を対してもないできる。 地でをモニタすることができる。電圧を出ては 地でををは出することができる。以上は、通常の MOSFET、導電変製型MOSFETいずれに も当はまる。特に、ラッチアップを防ぐために も可で型ベース層が分割されず迎報的に形成され ソース層をもつ導心変数型MOSFETにおいて、 やはり第19円型ベース層内に第2項形型ソース 層とは独立に第2項形型の地圧検用端子層を設け、 ここに地圧検用地極を設けたことを特徴とする。

第3に、高低抗半界体格内の第1 専出型ペース 協表面に第2 再電報ソース格をもつ時間変割製 MOSFETにおいて、前記高低抗半界体層内に 第1 再電型ペース層とは独立にソース層を持たな い第1 得電器の単低検出端子層を設け、ここに電 低核出述機を設けたことを特徴とする。

本乳町は更に、保護されるべき主MOSFETとこれを選出流から保護するための過出流後独立に MOSFETとを、少なくともドレインを独立に してオンチップに構成し、あるいは全く別のドレイブに構成して両者のソース。ゲートおよびドレイン 地域を非過接続するように構成することを 竹改とする。この場合、過電流後出用 MOSFETの それとは別に 形成の ソース 層を主 MOSFETの それとは別に 形成 これを電圧検出 場子 層とする。またその場合、過電流 保護 の MOSFETの ドレインまたは ソー

る専出変別型MOSFETによく用いられる情況では、水池明のようにソース層とは別に発圧検出體子脳を設けないと、中に従来のようにソース電極を分割するだけではドレイン電流のモニクができず、この点で本範明は有効である。

一方、得電変製型MOSFETにおいては、通常のMOSFETと異なり、n チャネルであっても電子電流と同時に正孔電流が流れる。そこで第1 専電型ペース路とは独立に、ソース路を設けない第1 専世型の電圧検出端子間を設け、ここに電圧検出電板を設けることによって、ドレイン電流のモニタができる。

(災施例)

本宛明の実施例を説明する。 実施例では、第 1 専電型としてp型、第2環電型としてn型を用い、全てnチャネルの場合を説明する。

第1凶(a)(b)(c)は、本発明の一実施例のMOSFETの要部構造を示す平面図とそのA-A、およびB-B、断面図である。高低抗のp-WSi層1の表面に選択的にp型ベース層2

特閒平2-138773 (5)

が形成され、このp型ペース脳2の表面にn+ 型 ソースM3が形成されている。p型ベースM2の チャネル新域から離れた部分には低低抗D型菌4 が形成され,その表面に p + 製コンタクト降らが 形成されている。p型ベース胎2から所定距離離 れたp‐枳SIB1の表面にn與バッファM6か 形成され、その表面に n + 型ドレイン層 8 が形成 されている。n型パッファ脳6から更にチャネル 側に伸びるように、n - 製ドリフト脳フが形成さ れている。p型ベース経2からn゚ 型ドリフト層 7上にまたがってゲート絶縁膜9を介してゲート 塩塩10が形成されている。ソース塩極11は、 コンタクトして形成され、ドレイン収極12は、 n + 型ドレイン路8にコンタクトし、一部ゲート 地域10に近なるように配設されている。p - 型 S i № 1 の 単価に全面には p * 型船 1 3 が形成さ れている。そしてp型ベースM2内には,n+ 型 ソース暦3とは独立に n + 型の電圧検出端子暦 14が形成され、これに電圧検出電低15がコン

ククトしている。

このように構成されたMOSFETでのドレイ ン電流設出の動作は次の通りである。ソース電極 11は例えば接地電位とし、ゲート電極10およ びドレイン出版12にそれぞれに正の所定指圧を 印加すると、ゲート電極10の下のp-型Si層 1 およびp型ペース層2の表面が反転してチャネ ルが形成され、ドレイン電流が流れる。このとき、 心正検出端予防14はソース陷3とは独立である からチャネルを通してドレインな圧に引かれて正 出位になる。従って電圧検出電極15によりドレ イン地圧を検出することができ、間接的にドレイ ン心液を検出することができる。地圧検出端子 M3の水位は、ゲート地圧から米子のしきい佐 を引いた値以上になるとチャネルが消失するか ら、それ以上に上昇することはなく、例えばこの MOSFETと共に同じ盐板に銀設形成された論 理同路に入力して、過電液検出を行なうことがで きる。また、出圧輸出出版15と接地端子(例え はソース電極11)との間に抵抗を挿入すれば,

ドレイン粒波に応じた出力電圧を得ることができる。

こうしてこの実施例によれば、p型ベース個内に n + 型ソース層とは独立に n + 型電圧検出端子脳を設けることにより、MOSFETの過電流検出を簡単に行なうことができる。

第2図(a)(b)(c)は、本免明を好出役別を担ける。)(b)(c)は、本免明を好出役別を提出の要別の要別をおける。 のとは、ないのの要別をおける。 のようには、ないのとは、ないのとは、ないのとは、ないのとは、ないののののでは、ないので

成している。 据出変 調 製 M O S F E T では、 若し 電圧 検出 端 子 層 1 4 の 電 位 が ソース 層 3 の 電 位 よ り 低 い と 、 こ の 電 圧 検出 場 子 圏 部 分 が ラッチ アップして しまう。 従って 例えば、 電圧 検出 電 揺 1 5 と ソース 電 極 1 1 は抵抗を介して 結合し、 ソース 電 位 が 最下 位 電 位 に なるように 設計 する こと が 重 要である。

この火施例によっても、先の火施例と同様にし てドレイン電流の輸出ができる。

第1回の通常のMOSFETの実施例、第2回の時代変割型MOSFETの実施例共に、ソース、ドレインおよびゲートをウェーハの一方の通に形成した誘型としたが、ドレインとソースをウェーハの対向する面に形成する根型の場合にも、同様にソース層側にソース層とは独立に同じり型ペース層にn * 型地圧検出端子脳を設けることにより、ドレイン電流の検出ができる。

京3図(a)(b)(c)は、擬型の導電変料 型MOSFETに適用した実施例の要部構造を示す平面図とそのA-A、およびB-B、断面図で

特問平2-138773 (6)

ある。第2図と対応する部分には、第2図と同一時代を付して詳細な説明は省略する。第2図図の実施例でのm~型ドリフト層でに対応するの型ペース層でがウェーハとなり、この表面に p 型 ペース層 2 が 選択値に形成されている。m~型 図 で の 下に m 型 パッファ 層 6 が あ り 。 そ の 下に m 型 パッファ 層 6 が あ り 。 そ の 下 に m 型 パッファ 層 6 が あ り 。 そ の 下 に m 型 パッファ 層 6 が あ り 。 そ の 下 世 ソース層 3 が 形成されて p 型 ペース 層 2 に 投 団 正 検 団 空 声 2 に 投 田 電 低 1 7 を コンククト さ せ て いることは、先の 実 施 例と同じである。

この実施例によっても、先の実施例と同様にしてドレイン地流の検出が可能である。ラッチアップ耐量を十分大きいものとするため、表面のP型ペース層2は連続的に形成してこれも連続的に形成してこれも連続的に形成とか立れるソース層と共通にソース関位に設定することが望ましいが、この様な場合でも本意明は有効である。即ちの+型地圧後出端子層14は、ル+型ソース層3とは独立に設けられ、地圧後出

を知ることができる。 p 型地圧検出端子格 2 3 は p 型ペース B 2 とは独立であるが、 内部に n + 型 M がないためここでラッチアップが生じる 以れは ない。 こうしてこの実施例によっても、 先の各実 施例と同様に対電流検出が可能である。

以上においては、MOSFETの一部に電圧被出端子届を設けた実施例を説明したが、本発明は 通電流から保護されるべき主MOSFETとその 通電流を検出するための検出用MOSFETとを 少なくともドレイン届を別々にして独立に形成す ることもできる。その様な実施例を以下に説明す

第5図(a)(b)はその様な実施的の要部構造と等価回路である。保護されるべき主MOSFET-T」と過程液検出用MOSFET-T」と過程液検出用MOSFETのである。生MOSFET-T」はここでは選出変数型MOSFETであり、その構造は例えば第2図(b)に示すものとする。主MOSFET-

電優15はこの電圧検出端子超14にのみコンタクトするため、ソース電位と独立にドレイン電圧 に追随して上昇できるからである。

第4 図は、 更に他の実施例の 海電変 類似 M O S F E T の 断面図である。 第3 図と対応する 部分には第3 図と同一符号を付して詳細な説のは 省略する。 導電変 類型 M O S F E T では前では が存在する。 違って 対域の が存在する。 違って が 立 で む で で な り の n + 型 ソース 層を 設けて 、 ドレイン 電流 で ひ け で の 表面 に p 型 ベース 層 O な い p 型 ペース 層 O な い p 型 の で 上 検 出 な 子 が 立 に 、 ソース 層 の な い p 型 の で 上 検 出 な 子 が 立 に 、 ソース 層 O な い p 型 の で 上 検 出 な 子 が ら と は け 、 ここに で は 出 極 1 5 を 設 け て か を 設 け 、 ここに で は と 1 5 を 設 け て た め 連 を ひ け 、 ここに で は と 1 5 を 設 け て た め 連 な た し な かって い る が 、 む 正 検 出 な 子 層 2 3 を こ れ と は 分 報 し て 形 成 し て い る 。

煮子がオンのとき、ドレイン届21から正孔電 波が流れるため、p坦旭圧検出端子届23により これを検出することができ、従ってドレイン電流

「、が通常のMOSFETであってもよい。過程 流後出川MOSFET-T2 は、主MOSFET - T 1 とは p 嬰ベース階 4 を共用して第 5 図 (a) に示すように構成される。即ち、p嬰ベース層 2 表面にn * 型ソース層 1 4 が主MOSFET - T 、のそれとは別に形成され、このn * 型ソ 一ス層14を地圧換出端子層としてここに地圧 検出電極15が設けられる。また主MOSFET - T , のドレインとは別にn 掛ドレイン届31. n - 世ドリフト届32が形成されている。 n 型 ドレイン脳31の表面には、p型刷33. 更に その表面にn゚型層34が形成されてpn接合 ダイオードDI が構成されている。ソース選 低11、ゲート電極10およびドレイン低極 12は、主MOSFET-T, と過電流設出用 MOSFET-T2とで比値であり、過電流検出 川MOSFET-T2 のドレイン浴31とドレイ ン世級12の間にpn接合ダイオードDiが内蔵 された形になる。なお、ゲート世級11は過世旗 検出川MOSFET-T2ではp型ベース悩4に

特開平2-138773(7)

対してp・製船5を介してオーミック・コンタクトさせている。また選電流校出用MOSFETーT2は、主MOSFETーT1に比べて電流容量が十分に小さいもの即ちゲート組の小さいものでよい。

このように構成された出子に超電流が流れるとドレイン(D)、ソース(S)間の電圧が上昇する。この地圧がダイオードDIのブレークダウン電圧を超えると。このダイオードDIを介し、超電流検出に加圧が出力され、超電流が検出される。従ってこの実施例では、超電流検出を行なっている上たる要素はpn接合ダイオードDIということになる。このダイオードDIに正列接続されたMOSFETーT2は、選圧検出電極15に得られるレベルが上昇するのを抑制する働きをしている。

過電流検出を例えば、抵抗による選圧降下をモニタすることにより行なった場合、得られる出力 電圧は電流に比例したものとなる。この場合第

形した実施例である。従って第5図と対応する部 分には第5図と同一符号を付して詳細な説明は省 く。 蓼価回路的には, 節 5 図 (b) と 節 6 図 (b) を比較して明らかなように同じである。この実施 例では、n型ドレイン悩31」と別にこれから所 定距離離れてn型バッファ脳312が設けられる。 n型ドレイン経31,とn世パッファ経312の 川は配線35により接続される。配線35のドレ イン届311 とのコンタクト部にはp+ 製拡散層 33が設けられ、バッファ暦312とのコンタク ト部にはn+製拡散脳36が設けられている。即 ち、n型ドレイン届31」内でこれとp+ 型脳 33との間でpn接合ダイオードD1が構成され ている。p + 型拡散層33とn + 型拡散層36の 妃辺を逆にしてもよく, このようにすれば n 型パ ッファ陥312 内にpn接合ダイオードDI が構 成されることになる。

この実施例によっても、先の実施例と同様の効 果が得られる。

第7日(a) (b) (c) は, 第1日(a)

11図に示すように予め過電を設定してその 値を超えた時に過電流が流れたという判定を行な う。この方法では、抵抗が温度変動によって第 11図に直線 a. bで示したように変化するため、 実際に検出する電流値は変化することになる。例 えば、直線 a に従って過程を変更してもの に対応する出力形圧 Vout で保護回路を作動の抵 に対応する出力形圧 Voutで保護回路を作動の抵 は地域 b たであるようになら、実験定した るようにした場合をおえる。この場合、実験定した は地域が作動することになり、強子を有効に保護する ことができなくなる。第一次を有効に保護する ことができなイオードの降服を圧を用いてもの に対応なり、ないいの にとができなイオードの降服を圧を用いてもの にとは温度による変動が小さいからである。

またこの実施例は、検出出力電圧が MOSFETの働きでレベルが抑えられるため、 保護団路を構成するロジックに入力する場合に有利である。

第6図(a)(b)は、上記実施例を僅かに変

(b) (c) の実施例を変形した実施例である。この実施例では、p型ペース値2とは独立にこれとn-製ドリフト値7との間にp型636が形成され、こので理検出端子暦14に出圧検出地極15が形成される。そして電圧検出場子暦14の周囲のn型ソース描3およびn-型ドリフト層7のとの間の領域をチャネル領域としてここにゲート絶縁膜9を介してゲート地極10が配数されている。

この実施例においては、地圧検出端子格14は、 ゲート地極10に地圧を印加した時チャネル抵抗 を介してソース電極11につながる。過電液が流 れた時はそのチャネル抵抗によって電圧検出電極 15に電圧が出力され、これにより過電流検出が 行われる。

特閒平2-138773 (8)

の実施例では、第1図の実施例での検出電極15に相当するものを一次検出電極151とし、多結品シリコン膜により構成したpn技合ダイオードを間に挟んで二次検出電極152が設けられている。多結品シリコン膜によるダイオードは、絶球膜上に形成された多結品シリコン膜にn型層37とp型層38を形成することにより符られる。

従ってこの実施例によれば、 第 5 図あるいは第 6 図の実施例と同様の効果が得られる。 多結品シリコン腰による p n 接合ダイオードは、ゲート電極形成工程と同時に形成できるので、特に工程が

複雑になることもない。

この実施例の構成も通常のMOSFETの他、 専朮変料型MOSFETにも適用できる。

第9図(a)(b)(c)は、第2図(a) (b)(c)の構成を僅かに変形した実施例である。この実施例では、p製ベース超2、4の中の 高低抗ベース超2部分にp+型の電圧検出端子超 40が形成され、これに電圧検出電極15が設けられる。

この実施例は、ソース脳3の前のり型ペース脳 2の電位を検出することにより、過電流検出を行 なうものである。従ってこの実施例が対象とする 米子は、終電変調型MOSFETに限られる。導 電変調型MOSFETにおいては、オン時間子ば 流と同時に正孔電流が流れ、過電流が流れた時に はり型ペース脳2に大きい正孔電流が流れた時に このり型ペース脳2の電位が上昇する。従ってこ のり型ペース脳2の電位上昇によって過電流検出 ができることになる。

第10回は、第7回の構成をより簡単にした他

の実施例のMOSFETである。この実施例では、n-型ドリフト増7の一部を分断した形でp型ペース層2とn-型ドリフト超7の間にn-型層からなる地圧検出端子超41が形成され、ここに地圧検出地極15が数けられる。n-模地圧検出端子超41はチャネルによりn+型ソース超3およびn-型ドリフト超7につながるように、周囲にケート絶縁膜を介してゲート犯極10が配設されている。

この実施例では、第7図の実施例におけると同様に、過電流が流れるとチャネル内の電位が上昇し、これが電圧検出電極15により検出される。この実施例の構成も、通常のMOSFETの他、 導電変調型MOSFETに通用できる。

郊 5 図および 第 6 図の 実施 例では、主MOSFETとしての 専党 変調 型 MOSFET ー T 」 と 過 健 液 検 出 用 の MOSFET ー T 2 を 。 P 型 ペース 脳 を 作 出 し て 同 一 ウェ ハ に 形 成 す る 場 合 を 炎 明 し た が 。 これ ら を 異 な る ウェ ハ に 形 成 し て 後 に 配 線 で 接続 し て も よ い 。 ま た 。 地 匠 検 出 の た

めのpn接合ダイオードを内蔵しない構成の場合にも、第12回に示すように主MOSFETとしての海電変型型MOSFETーT1と過電流検出用のMOSFETーT2とを、ドレイン脳を分離して同じウェハ上に形成することができるし、あるいはこれらを別々のウェハに形成して、後に配線で接続するようにしてもよい。主MOSFETが過常のMOSFETである場合も同様である。

第13図は、保護回路を含めた火施物を示す。この火施例では、過水液検出川の地圧検出端子DETを有する遊水変調型MOSFETーTの例を示している。このMOSFETーTが図示のように負荷55と地級54の回路に挿入される。導地変調製MOSFETのゲート端子Gとソース端子S間には、この間を短結するためのMOSFETーQが設けられ、その出変調理MOSFETーTの電圧検出端子DETにはレベル検出回路51が設けられ、その出力が波形を形回路52を介してMOSFETー

特開平2-138773 (9)

Qのゲートに入力される。

この回路の動作を第14図を用いて説明する。 第14図に示すように制御信号が入力される と、これが被形型形回路53を介して好電変 期限MOSFET-Tに入力され、好電変制型 MOSFET-Tはターンオン、ターンオフする。 このとき好電変調型MOSFET-Tの電圧検出 増予DETには、煮予に流れる電源に対応した電 ほが出力されるが、その値がレベル検出回路51 により設定された値を超えない限り、レベル検出 回路51には出力として出ない。これが正常動作 である。

低荷55の短格事故等が免生して那形毀割退MOSFET-Tに対心流が流れたとする。このとき、心圧検由端子DETには高い地圧が出力され、これがレベル検出回路51で設定された飽を超えるとレベル検出回路51に出力が得られ、これか波形整形回路52を介してMOSFET-Qのゲート端子に供給される。この結果、MOSFET-Qがオンすると毎電毀調整

このように構成された保護回路の動作を次に第16回をお照して説明する。正常動作時は、ラッチ回路59がリセットされていてその出力が『Lでレベル、従ってインバータ60により『HでレベルがANDゲート56の一方に入っている。この状態で調酬信号の『HでレベルはANDゲート

MOSFET-Tのゲート・ソース間が強制的に短格され、複型変製型MOSFET-Tはターンオフする。複型変製型MOSFET-Tがターンオフすると地圧検出端子DETの出力型圧は低下するから、MOSFET-Qはオフになる。そし、で呼び制御値号が入って導電変製型MOSFET-Tがターンオン しても、同様に追電波が接出されてターンオフ する。こうして導電変製型MOSFET-Tは、過電流による破場から守られる。

第15図は、別の実施例の保護回路である。この実施例では、過電流により保護すべき案子をターンオフするのみならず、制御信号の入力も禁止するようなゲート手段を設けている。なお第13図と対応する部分には第13図と同一符号を付して詳細な説明は省く。この実施例では、保護されるべき主MOSFETである場路炎調型MOSFETーT」と過電流検出用MOSFET
ーT2が同じウェハ上に別々に、あるいは別のウェハに形成されている。制御信号は2入力AND

56を通り、 波形整形回路53を介して出子のゲ. ートは子のに供給される。これにより機構要問題 MOSFET-T, LMOSFET-T, はター ンオンする。ここで、砂心変靭型MOSFET - Ti がターンオンするには遅れ時間があり。 その間ドレイン・ソース間の電圧はほぼ電源電 圧に切しい値になる。この結果、松液検出用 MOSFET-T2の検出端子DETには、その ドレイン・ソース間電圧に比例した高い電圧が得 られ、これがレベル検出回路51のしきい値を超 えて、レベル放出回路51から出力が出る可能性 がある。しかしこの出力は、遅延回路58の働き によって保護回路を動作させない。即ち、AND ゲート56の出力は迅延回路58によって一定の 遅れをもってANDゲート57に入力されるため、 この延延時間を導性変製型MOSFET-T」の クーンオンの遅れよりも大きくしておけば。レベ ル検出回路51に"H"レベル出力が得られても。 ANDゲート57の2入力が何時に"H"レベル になることはない。従ってANDゲート57か

特開平2-138773 (10)

らは奈子をターンオフし、また制御信号の入力を禁止するための「H"レベル出力は得られない。これにより、制御信号に応じて専電変調型MOSFET-T」のターンオン、ターンオフが 料御される。

り、インバータ60を介してANDゲート56の一方の人力に し レベルが人り、その後の制御 借号の H レベルの通過が禁止される。この状態は、ラッチ回路59にリセット信号が入力されるまで、保持される。

こうしてこの契範例によれば、過電流を検出して一旦専犯変調型MOSFETがターンオフすれば、その後の制御信号の入力も禁止され、回路がリセットされない限り再び導電変調型MOSFETがターンオンすることはない。従って先に実施例に比べてより確実に素子の破壊が防止される。


[発明の効果]


以上述べたように本発明によれば、簡単な構造で過水流検出機能を備えた過なのMOSFETを よび専花変製製MOSFETを得ることができる。


新 1 図 (a) (b) (c) は、 本 免 明 の M O S F E T の 実施 例 の 要部 構造 を 示 す 平 面 図 と そ の A ー A ′ お よ び B ー B ′ 断 面 図 、 第 2 図 (a)


(b) (c) は微型の導電変調型MOSFETの 尖槌例の要部構造を示す平面図とその A ー A ′ お よびB-B'断面図、第3図(a)(b)(c) は凝型の専形変型型MOSFETの実施例の恐部 祝造を示す平面図とそのA-A′およびB-B′ 断面図、第4図は堺世変製型MOSFETの他の 実施例の要部構造を示す断面図、第5図 (a) (b) は、ダイオード内臓の過化液検出川 MOSFETを有する時間変調型MOSFETの 実施例の要部構造と等価回路を示す図。如6図 (a) (b) はそれを変形した実施例の要部構造 と郊価回路を示す図、郊7図(a)(b)(c) は、 第 1 図 (a) (b) (c) の実施例を変形し た実施例の構造を示す平面図とそのAーA、およ びB-B′ 断面図、 第8図 (a) (b) (c) および第9図 (a) (b) (c) はは同じく第 1 図 (a) (b) (c) の尖旋例を変形した尖 施例の構造を示す平面図とそのA - A′および B - B ′ 断面図、第10 図は更に他の実施例の MOSFETを示す断面図。 郊11図は、抵抗に より 電流 後出を行なう場合の 間近を 説明する ための 図、 第 1 2 図は、 生MOSFET と 通電 流 後 出 川 MOSFETを別に 協成した 場合の 等価 同路 図、 第 1 3 図は 具体的な 保護 回路 の 実能 例を 示す 図。 第 1 4 図はその 動作を 説明する たの タイミング 図。 第 1 5 図 は 他 の 保護 回路 の 実 総 例 を 示す 図。 第 1 6 図 は その 動作を 説明する ための タイミング 図である。

特別平2-138773 (11)












第4図


特開平2-138773 (12)







特開平2-138773 (13)







特別平2-138773 (15)



This Page Blank (uspto)